1. Jurnal[Kembali]
2. Alat Dan Bahan[Kembali]
Alat
1. suplay
2. ground
3. signal generator
Bahan
1. saklar SPDT
Sebagai pengatur masukan pada input logika 1 atau 0
2. J-K Flip Flop
3. Led
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Saklar SPDT
Merupakan pengatur masukan logika dari rangkaian yang dimana akan berlogika 1 apabila dihubungkan ke suplay dan akan berlogika 0 apabila dihubungkan ke ground, pada rangkaian ini menggunakan 2 buah saklar spdt yang akan dihubungkan pada input dari setiap rangkaian.
J-K Flip Flop
J-K flip flop pada rangkaian ini berfungsi sebagai pencacah, yang dimana berfungsi sebagai pencacah turun (down counter), yang dimana pada masukan clocknya akan aktif jika berlogika rendah
Led
Led berfungsi sebagai indikator dari rangkaian yang dimana akan aktif jika dihubungkan dengan logika satu
prinsip kerja rangkaian
pada rangkaian ini, yang merupakan rangkaian down counter dengan menggunakan 4 buah j-k flip flop, led digunakan sebagai output dari rangkaian dan signal generator atau logic probe sebagai pemberi sinyal masukan pada clock j-k flip flop, dan saklar spdt digunakan sebagai pengatur masukan untuk mengkatifkan pin reset yang mana aktif rendah atau akan aktif jika dihubungkan logika 0, sehingga pada setiap rangkaian output yang akan aktif adalah Qnot.
apabila diberi masukan 0 pada clock maka, j-k flip flop dalam kondisi togle yang dimana j-k aktif atau diberi logika satu, sehingga terjadi pertukaran pada output setiap terjadi perubahan masukan pada clock, apabila clock j-k flip flop pertama berlogika 0, maka output yang berlogika 1 adalah Q sehingga led menyala, karna Qnot berlogika nol maka clock flip flop ke 2, 3, dan 4 akan terjadi perubahan seperti flip flop pertama, sehingga semua led aktif. dan output binernya adalah 1111.
apabila terjadi lagi perubahan clock 0-1-0, maka pada flip flop pertama akan terjadi perubahan output yang dimana pada Q berlogika 0 sehingga led tidak menyala, dan pada Qnot berlogika satu sehingga tidak mengubah kondisi clock j-k flip flop ke 2,3,dan 4, sehingga led akan tetap aktif dan menghasilkan bilangan biner 1110.
begitu untuk rangkaian seterusnya yang dimana rangkaian counter down ini akan menghasilakan bilangan biner 1111,1110,1101,1100,1011,1010,1001,0111,0110,0101,0011,0010,0001
5. Vidio Rangkaian[Kembali]
6. Analisa[Kembali]
1. Analisa output percobaan berdasarkan ic yang digunakan?
jawab:
berdasarkan ic yang digunakan yaitu ic J-K flip flop dengan input clock rendah yang mana akan menghasilkan rangkaian pencacah turun atau down counter, yang dimana menghasilkan output tertinggi sampai dengan terendah, yaitu 111, 1110, 1101, 1100, 1011, 1010, 1001, 0111, 0110, 0101, 0011, 0010, 0001
2. Analisa sinyal output yang dikeluarkan jk flipflop kedua dan ketiga?
jawab:
sinyal output yang dikeluarkan j-k flip flop kedua dan ketiga dipengaruhi oleh masukan pada j-k flip flop pertama, yang dimana jika pada j-k flip flop ke dua dan ketika memiliki output pada Qnot berlogika 1 dan Q berlogika 0, dan pada J-k flip flop kedua dan ketiga tidak akan memiliki perubahan pada clock sehingga output tidak berubah,
saat terjadi perubahan pada clock pada j-k flip flop pertama yang dimana akan berlogika 0, maka akan terjadi perubahan output yang mana Q akan berlogika 1 dan Q not akan berlogika 0, sehingga terjadi masukan pada clock jk flip flop kedua dan ke tiga yang mana akan akan merubah output dari j-k flip flop kedua dan ketiga, sehingga output yang berlogika satu adalah Q dan yang berlogika 0 adalah Q not.
saat terjadi perubahan pada clock pada j-k flip flop pertama yang dimana akan berlogika 0 kembali, maka akan terjadi perubahan output yang mana Q akan berlogika 1 dan Q not akan berlogika 0, sehingga terjadi masukan pada clock jk flip flop kedua dan ke tiga yang mana akan akan merubah output dari j-k flip flop kedua, Q berlogika 1 dan yang berlogika 0 adalah Q not dan pada d flip flop ketiga sehingga output yang berlogika 0 adalah Q dan yang berlogika 1 adalah Q not.
7. Link Download[Kembali]
Tidak ada komentar:
Posting Komentar